Yapay sinir ağlarının otomatik olarak donanım ortamında gerçeklenmesi
Yükleniyor...
Dosyalar
Tarih
2016
Yazarlar
Dergi Başlığı
Dergi ISSN
Cilt Başlığı
Yayıncı
Erişim Hakkı
info:eu-repo/semantics/openAccess
Özet
Yapay Sinir Ağları (YSA) FPGA tabanlı sistemlerde gerçeklenirken; öncelikle istenen YSA için bir sayısal tasarım yapılır, ardından yapılan tasarım, bir donanım tanımlama dilinde kodlanarak hedef FPGA için sentezlenir. Bu işlemler zaman alan, uzman gerektiren ve hataya açık işlemlerdir. Bu çalışmada, yapay sinir ağlarının FPGA tabanlı sistemler de gerçekleme işlemini otomatikleştirmek, bu işlem için uzman gereksinimini azaltmak ve gerçeklenme sürecini kısaltmak amacıyla, bir otomatik tasarım aracı (Yapay sinir ağı Tasarım Aracı (YTA)) geliştirilmiştir. YTA değişik test durumları ile başarılı bir şekilde test edilmiştir. YTA sayesinde istenen YSA için veri yolu saniyeler içinde otomatik olarak tasarlanmakta ve HDL kodu üretilebilmektedir.
While Artificial Neural Networks (ANNs) are implemented on FPGAs, first, a logic design is made for the desired ANN. Second, this design is coded in a hardware description language and is synthesized for a target FPGA chip. These procedures are time consuming, error prune processes and requires expert personal. In this study, an ANN data paths design tool (YTA) was developed to help automate the application of ANNs to FPGAs, to reduce the design and implementation time, and to minimize the expert requirements while mapping ANNs to FPGAs. YTA was tested with several test cases successfully. Using YTA, data paths can be designed and HDL codes can be produced automatically for given ANN in seconds.
While Artificial Neural Networks (ANNs) are implemented on FPGAs, first, a logic design is made for the desired ANN. Second, this design is coded in a hardware description language and is synthesized for a target FPGA chip. These procedures are time consuming, error prune processes and requires expert personal. In this study, an ANN data paths design tool (YTA) was developed to help automate the application of ANNs to FPGAs, to reduce the design and implementation time, and to minimize the expert requirements while mapping ANNs to FPGAs. YTA was tested with several test cases successfully. Using YTA, data paths can be designed and HDL codes can be produced automatically for given ANN in seconds.
Açıklama
Anahtar Kelimeler
Kaynak
Sakarya Üniversitesi Fen Bilimleri Enstitüsü Dergisi
WoS Q Değeri
Scopus Q Değeri
Cilt
20
Sayı
2